Coolrunnerxpla3 Programmeerbare IC Spaander CPLD XCR3128XL-7VQ100I

Snel Detail:

CoolRunner XPLA3 CPLD


Beschrijving:

Familie de van CoolRunner XPLA3 (uitgebreide Programmeerbare Logicaserie) van CPLDs wordt gericht voor lage machtssystemen die draagbare, handbediende, en machts gevoelige toepassingen omvatten. Elk lid van de familie van CoolRunner XPLA3 omvat technologie snel Nul van het Machts (FZP) ontwerp die lage macht en hoge snelheid combineert. Met deze ontwerptechniek, biedt de familie van CoolRunner XPLA3 ware speld-aan-speld snelheden van 5,0 NS aan, terwijl gelijktijdig het leveren van macht die minder dan 56 μW bij reserve zonder de behoefte aan „turbobeetjes“ of andere macht onderaan regelingen is. Door de conventionele methodes van de betekenisversterker om producttermijnen (een techniek die in PLDs sinds de bipolaire era) is gebruikt ten uitvoer te leggen met een cascaded ketting van zuivere CMOS poorten te vervangen, is de dynamische macht ook wezenlijk lager dan een andere CPLD. De CoolRunnerapparaten zijn enige TotalCMOS PLDs, aangezien zij zowel een CMOS procestechnologie als de gepatenteerde volledige CMOS FZP ontwerptechniek gebruiken. De FZP-ontwerptechniek combineert snelle niet-vluchtig geheugencellen met ultra-low de schaduwgeheugen van machtssram om de laagste de machts3.3v CPLD familie van de industrie te leveren.
De familie van CoolRunner XPLA3 wendt een volledige PLA-structuur voor logicatoewijzing binnen een functieblok aan. PLA voorziet maximale flexibiliteit en logicadichtheid, van het superieure vermogen van het speldsluiten, terwijl het handhaven van deterministische timing.
CoolRunner XPLA3 CPLDs wordt gesteund door de software en de industrie standaardcae van Xilinx® WebPACK™ hulpmiddelen (Mentor, Ritme/OrCAD, Exemplar Logica, Synopsys, Viewlogic, en Synplicity), gebruikend HDL-redacteurs met ABEL, VHDL, en Verilog, en/of vangt het schema ontwerpingang.
De ontwerpcontrole gebruikt de industrie standaardsimulators voor functionele en timingssimulatie. De ontwikkeling wordt gesteund op veelvoudige personal computer (PC), Zon, en HP-platforms.
De de familieeigenschappen van CoolRunner XPLA3 omvatten ook de industrie-norm, IEEE 1149,1, JTAG-interface waardoor grens-aftasten testen, in-Systeem die (ISP) programmeren, en het herprogrammeren van het apparaat kan voorkomen. CoolRunner XPLA3 CPLD is elektrisch herprogrammeerbaar gebruikend programmeurs van het de industrie de standaardapparaat.


Toepassingen:

• Snel techniek verstrekt Nul van het Machts (FZP) ontwerp ultra-low macht en zeer hoge snelheid
- Typische Reservestroom van 17 tot 18 μA bij 25°C
• De innovatieve architectuur van CoolRunner™ XPLA3 combineert hoge snelheid met extreme flexibiliteit
• Gebaseerd op eerste TotalCMOS PLD van de industrie — zowel CMOS ontwerp als procestechnologieën
• Geavanceerde 0.35μ het proces van het vijf laagmetaal EEPROM
- 1.000 wissen/gewaarborgde programma de cycli
- 20 gewaarborgde gegevensjaar van het behoud
• 3V, Programmeerbaar in-Systeem (ISP) gebruikend JTAG-de interface van IEEE 1149,1
- Volledige grens-Aftasten Test (IEEE 1149,1)
- Snelle programmeringstijden
• Steun voor het complexe asynchrone klokken
- 16 productterm klokken en vier lokale controleterm klokken per functieblok
- Vier globale klokken en één universele controleterm klok per apparaat
• Uitstekend speldbehoud tijdens ontwerpveranderingen
• Beschikbaar in commerciële rang en uitgebreide voltage (2.7V aan 3.6V) industriële rang
• 5V verdraagzame I/O spelden
• De insteltijd van het inputregister van 2,5 NS
• Enige paslogica uitzetbaar aan 48 producttermen
• Hoge snelheids speld-aan-speld vertragingen van 5,0 NS
• Zwenk tariefcontrole per output
• routable 100%
• Het veiligheidsbeetje verhindert onbevoegde toegang
• Steunen heet-stopt vermogen
• Ontwerpingang/controle die standaardcae van Xilinx of van de industrie hulpmiddelen met behulp van
• De innovatieve Controleterm structuur verstrekt:
- Het asynchrone macrocell klokken
- Asynchroon vooraf ingesteld/teruggesteld macrocellregister
- De klok laat controle per macrocell toe
• Output vier laat controles per functieblok toe
• Foldback NAND voor syntheseoptimalisering
• Universele staat 3 die „bed van spijkers“ testend vergemakkelijkt
• Beschikbaar in spaander-Schaal BGA, Fineline BGA, en QFP-pakketten. Pb-vrije beschikbaar voor de meeste pakkettypes.


Specificaties: