Spaander XC4VLX100-10FF1148I FPGAs virtex-4 Nieuw en Originele Familie

Snel Detail:

Virtex-4 familie

Beschrijving:

Het combineren ging architectuur van het Silicium de Modulaire Blok (ASMBL™) met een grote verscheidenheid van flexibele eigenschappen vooruit, verbetert familie virtex®-4 van Xilinx zeer de programmeerbare mogelijkheden van het logicaontwerp, die tot het maken een krachtig alternatief aan ASIC-technologie. Virtex-4 FPGAs bestaat drie uit platform familie-LX, FX, en SX-Aanbiedende veelvoudige eigenschapkeuzen en combinaties om alle complexe toepassingen te richten. De brede serie van virtex-4 de kernblokken van FPGA hard-IP omvat de bewerkers PowerPC® (met een nieuwe APU-interface), tri-wijze Ethernet MACs, 622 Mb/s aan 6,5 periodieke zendontvangers van Gb/s, specifieke DSP-plakken, het beheersschakelschema van de hoge snelheidsklok, en bron-synchrone interfaceblokken. De fundamentele virtex-4 bouwstenen van FPGA zijn verhogingen van die gevonden in populaire Virtex, virtex-E, virtex-Ii, virtex-Ii Pro, en virtex-Ii Prox-productfamilies, zodat zijn de vorig-generatieontwerpen stijgend - compatibel systeem. Virtex-4 worden de apparaten opgesteld op een overzicht 90 NM-koperproces het wafeltjetechnologie gebruikend van 300 mm (12-duim).

Toepassingen:

• Drie Families — LX/SX/FX

- Virtex-4 LX: De krachtige oplossing van logicatoepassingen

- Virtex-4 SX: Krachtige oplossing de toepassingen voor van de digitaal signaalverwerking (DSP)

- Virtex-4 FX: Krachtige, volledig-gekenmerkte oplossing voor ingebedde platformtoepassingen

• De Technologie van de Xesium™klok

- Blokken de digitale van de klokmanager (DCM)

- Extra fase-aangepaste klokverdelers (PMCD)

- Differentiële globale klokken

• XtremeDSP™plak

- 18 x 18, de aanvulling van twee, ondertekende Multiplicator

- Facultatieve pijpleidingsstadia

- Ingebouwde Accumulator (48-beetje) en Opteller/Subtracter

• Slim RAM Memory Hierarchy

- Verdeeld RAM

- De blokken van dubbel-haven 18-Kbit RAM

· Facultatieve pijpleidingsstadia

· De facultatieve programmeerbare FIFO-signalen van logica automatisch remaps RAM als FIFO-signalen

- De interface van het hoge snelheidsgeheugen steunt Ddr en Ddr-2 SDRAM, qdr-II, en rldram-II.

• SelectIO™technologie

- 1.5V aan I/O verrichting van 3.3V

- Ingebouwde bron-synchrone technologie ChipSync™

- Digitaal gecontroleerde impedantie (DCI) actieve beëindiging

- Fijn korrel I/O bankwezen (configuratie in één bank)

• Flexibele Logicamiddelen

• Beveilig Spaanderaes Bitstream Encryptie

• 90 NM-Kopercmos Proces

• 1.2V kernvoltage

• Flip-Chip Packaging met inbegrip van Pb-Vrije Pakketkeuzen

• RocketIO™ 622 Mb/s aan de Zendontvanger multi-Gigabit van 6,5 Gb/s (MGT) [FX slechts]

• De Bewerkerkern van IBM PowerPC RISC [FX slechts]

- PowerPC 405 (PPC405) Kern

- De hulpinterface van de Bewerkereenheid (Gebruikersco-processor)

• Veelvoudige tri-Wijze Ethernet MACs [FX slechts]

Specificaties: