De oppervlakte zet de Programmeerbare IC-Familie van Spaanderddr XCV600E-6HQ240I virtex-E FPGA op

Snel Detail:
Virtex™-e 1,8 V-Series van de Gebieds de Programmeerbare Poort
Beschrijving:
De familie van virtex-E FPGA levert krachtige, met hoge capaciteit programmeerbare logicaoplossingen. De dramatische verhogingen van siliciumefficiency vloeien uit het optimaliseren van de nieuwe architectuur voor plaats-en-routeefficiency en het exploiteren van een agressief 6 laagmetaal 0,18 voort het proces van μm CMOS. Deze vooruitgang maakt tot virtex-E FPGAs krachtige en flexibele alternatieven aan masker-geprogrammeerde poortseries. De familie virtex-E omvat de negen leden in Lijst 1.
Voortbouwend op ervaring opgedaan van Virtex FPGAs, is de familie virtex-E een evolutief stap voorwaarts in programmeerbaar logicaontwerp. Combinerend een grote verscheidenheid van programmeerbare systeemeigenschappen, van middelen voorziet een rijke hiërarchie van snelle, flexibele interconnect, en de geavanceerde procestechnologie, de familie virtex-E levert een hoge snelheid en een programmeerbare logicaoplossing met hoge capaciteit die ontwerpflexibiliteit terwijl het verminderen van tijd-aan-markt verbetert.
Toepassingen:
• Snel, Hoog - dichtheid 1,8 de Familie van V FPGA
- Dichtheid van 58 k aan 4 m-systeempoorten
- De interne prestaties van 130 Mhz (vier LUT-niveaus)
- Ontworpen voor low-power verrichting
- PCI volgzame 3,3 V, 32/64-beetje, 33/66-Mhz
• Hoogst Flexibele Technologie SelectI/O+™
- Steunen 20 krachtige interfacenormen
- Tot 804 uit:kiezen-gebeëindigde I/Os of 344 differentiële I/O paren voor een gezamenlijke bandbreedte van > 100 Gb/s
• Differentiële Signalerende Steun
- LVDS (622 Mb/s), BLVDS (Bus LVDS), LVPECL
- De differentiële I/O signalen kunnen worden ingevoerd, output, of I/O
- Compatibel systeem met standaard differentiële apparaten
- LVPECL en LVDS klokken input voor de klokken van 300+ Mhz
• Merkgebonden Krachtige Technologie SelectLink™
- Dubbele Datasnelheid (Ddr) aan verbinding virtex-E
- Web-based HDL-generatiemethodologie
• Verfijnde SelectRAM+™ Geheugenhiërarchie
- 1 Mb van intern configureerbaar verdeeld RAM
- Tot 832 Kb van synchroon intern blok RAM
- Het ware vermogen van dubbel-Havenblockram
- Geheugenbandbreedte tot 1,66 Tb/s (gelijkwaardige bandbreedte van meer dan 100 RAMBUS-kanalen)
- Ontworpen voor krachtige Interfaces aan Extern Geheugen
- 200 Mhz ZBT* SRAMs
- 200 Mb/s Ddr SDRAMs
- Gesteund door vrij Synthesizable-verwijzingsontwerp
• Het krachtige Ingebouwde Schakelschema van het Klokbeheer
- Acht volledig digitale vertraging-Gesloten Lijnen (DLLs)
- Digitaal-samengestelde 50%-plichtscyclus voor Dubbele Datasnelheid (Ddr) Toepassingen
- De klok vermenigvuldigt zich en verdeelt
- Nul-vertraging omzetting van hoge snelheidslvpecl/lvds klokken volgens om het even welke I/O norm
• De de flexibele Snelheid en Dichtheid van Architectuursaldi
- Specifiek draag logica voor hoge snelheidsrekenkunde
- Specifieke multiplicatorsteun
- Cascadeketen voor breed-inputfunctie
- De overvloedige registers/de klinken met klok laten, en dubbele synchrone/asynchrone reeks en het terugstellen toe
- Het interne per bus vervoeren van 3 staat
- Het grens-aftasten van IEEE 1149,1 logica
- Matrijs-temperatuur sensordiode
• Gesteund door Xilinx Foundation™ en de Ontwikkelingssystemen van Alliance Series™
- Verdere compilatietijdvermindering van 50%
- Het hulpmiddelideaal van Internet Team Design (ITD) voor de miljoen-extra ontwerpen van de poortdichtheid
- Brede selectie van de platforms van PC en van het werkstation
• SRAM-gebaseerde in-Systeemconfiguratie
- Onbeperkte re-programmability
• Geavanceerde Verpakkingsopties
- 0,8 mm-spaander-Schaal
- 1,0 mm BGA
- 1,27 mm BGA
- HQ/PQ
• 0,18 6-laag μm Metaalproces
• 100% Geteste fabriek
Specificaties: