2.5 V-van de Seriesfpga van de Gebieds de Programmeerbare Poort Programmeerbare Logica IC XCV300-5BG352I

Snel Detail:

Virtex™ 2,5 V-Series van de Gebieds Programmeerbare Poort

Beschrijving:

De familie van Virtex FPGA levert krachtige, met hoge capaciteit programmeerbare logicaoplossingen. De dramatische verhogingen van siliciumefficiency vloeien uit het optimaliseren van de nieuwe architectuur voor plaats-en-routeefficiency en het exploiteren van een agressief 5 laag-metaal 0,22 het proces van µm voort CMOS. Deze vooruitgang maakt tot Virtex FPGAs krachtige en flexibele alternatieven aan masker-geprogrammeerde poortseries. De Virtex-familie bestaat uit de negen die leden in Lijst 1 worden getoond.

Voortbouwend op ervaring opgedaan van vorige generaties van FPGAs, vertegenwoordigt de Virtex-familie een revolutionair stap voorwaarts in programmeerbaar logicaontwerp. Combinerend een grote verscheidenheid van programmeerbare systeemeigenschappen, van middelen voorziet een rijke hiërarchie van snelle, flexibele interconnect, en de geavanceerde procestechnologie, de Virtex-familie levert een hoge snelheid en een programmeerbare logicaoplossing met hoge capaciteit die ontwerpflexibiliteit terwijl het verminderen van tijd-aan-markt verbetert.

Toepassingen:

• Snel, high-density gebied-Programmeerbare Poortseries

- Dichtheid van 50k aan 1M systeempoorten

- Systeemprestaties tot 200 Mhz

- Volgzaam 66-Mhz PCI

- Heet-Swappable voor Compacte PCI

• Multi-standard interfaces SelectIO™

- 16 krachtige interfacenormen

- Verbindt rechtstreeks met ZBTRAM-apparaten

• Ingebouwd klok-beheer schakelschema

- Vier specifieke vertraging-gesloten lijnen (DLLs) voor geavanceerde klokcontrole

- Vier primaire laag-schuine globale netten van de klokdistributie, plus 24 secundaire lokale kloknetten

• Hiërarchisch geheugensysteem

- LUTs configureerbaar als RAM met 16 bits, RAM met 32 bits,

met 16 bits dubbel-ported RAM, of Verschuivingsregister met 16 bits

- Configureerbare synchroon dubbel-ported 4k-beetje Rammen

- Snelle interfaces aan externe krachtige Rammen

• Flexibele architectuur die snelheid en dichtheid in evenwicht brengt

- Specifiek draag logica voor hoge snelheidsrekenkunde

- Specifieke multiplicatorsteun

- Cascadeketen voor breed-inputfuncties

- De overvloedige registers/de klinken met klok laten, en dubbele synchrone/asynchrone reeks en het terugstellen toe

- Het interne per bus vervoeren van 3 staat

- Het grens-aftasten van IEEE 1149,1 logica

- Matrijs-temperatuur sensordiode

• Gesteund door FPGA Foundation™ en Alliance-Ontwikkelingssystemen

- Volledige steun voor Verenigde Bibliotheken, Relationally Geplaatste Macro's, en Ontwerpmanager

- Brede selectie van de platforms van PC en van het werkstation

• Op sram-gebaseerde in-systeemconfiguratie

- Onbeperkte re-programmability

- Vier programmeringswijzen

• 0,22 µm het proces van het 5 laagmetaal

• 100% geteste fabriek

Specificaties: